從現在起，聯華電子0.13微米工藝將提供此項可驅動納米設計的方案，包含有：
經過硅驗證的LEON2 SPARC處理器的測試芯片；
經過制程最佳化的低功率設計單元數據庫(Libraries)；
低功率制程參數檔(Technology files)；
整合了Cadence與Mentor最新芯片設計工具的RTL-to-GDSII設計參考流程。
“隨著設計微縮至更小的工藝技術，對于系統級芯片設計公司而言，漏電與其它功耗問題形成了更艱困的挑戰，”聯華電子知識產權研發及設計支持部部長劉康懋表示：“為了要有效地解決這些問題，芯片設計公司需要得到完整解決方案的支持，在設計過程中有效率的全程指引與協助。藉由提供此項全方位的方案，我們提供了可幫助客戶快速并成功地將低功率芯片上市的關鍵資源。”
此項參考設計方案較傳統的晶圓專工參考流程涵蓋更為廣泛，包括了許多其它可協同運作，并且經過硅驗證的資源。低功率系統單芯片的設計公司在開發其系統單芯片設計時，可以參考包含LEON2處理器在內的測試芯片——32位處理器的開放原始碼可合成VHDL模型。此芯片設計具有高可配置性與擴展性，使客戶得以接上外加的數字或、與模擬混合信號(AMS)硬硅知識產權(Hard IP)區塊，堪為客戶評估相關設計時的適合選擇。
